D锁存器
前面所讲的组合逻辑电路有个特点，就是任何时候的输出仅仅只由同一时刻的输入所决定，而我们接下来涉及的时序逻辑电路呢，可不仅仅是那么简单了。
它的输出不但由输入量控制，而且与它在上一个时刻的输出有关。
【至于所谓的“上一个时刻”到底是什么时刻这里我们先不管】。
时序逻辑电路最重要的组成部分是触发器，触发器有很多种，我们就介绍比较普遍的D触发器即可。
为了深入了解触发器，我们从构成触发器的锁存器开始介绍咯。
1：用与非门构成的SR锁存器
锁存器是何许人物也?
锁存器是能保存上一刻的输入的一个小电路。
怎么保存呢?基本思路就是：把输出端口想办法连回输入端口就ok啦。
那么基本思路就是这样：
在此基础上，用与非门构成的SR锁存器横空出世了。
这个电路仅仅由两个与非门构成，是相当的简单的。
如图所示：
至于为什么用SR这个名称，因为这两端各有置一(set)的功能和清零(reset)的功能。
现在来分析这个电路。
为了让说明清楚些，我将上一刻的输出记为Q，此刻的输出记为Q*。
这个电路不外乎以下4种情况：
先看前三种，我们一步步分析。
接下来就是最重要的第四种情况了，Q*=Q的情况，此时Q*=Q。
最后我们有如下的功能表给大家作参考：
